In English

IE1205 Digital design 6,0 hp

Digital Design

Efter fullgjord kurs skall teknologerna kunna  
- tillämpla de teoretiska grunderna för analys och syntes av kombinatoriska och sekvensiella digitala logikkretsar genom att välja passande praktisk problemlösning och simuleringsätt av olika problemställningar vid konstruktion av digitala kretsar 
-beskriva digitala komponenter med hjälp av hårdvarubeskrivande språk (VHDL)
-förklara vad som begränsar systemprestanda i dagens MOS-teknologi

  • Utbildningsnivå

    Grundnivå

  • Kursnivå (A-D)

  • Huvudområde

    Teknik

  • Betygsskala

    A, B, C, D, E, FX, F

Kurstillfällen/kursomgångar

HT13 CELTE för programstuderande

  • Perioder

    HT13 P2 (6,0 hp)

  • Anmälningskod

    50258

  • Kursen startar

    2013 vecka: 45

  • Kursen slutar

    2014 vecka: 3

  • Undervisningsspråk

    Svenska

  • Campus

    KTH Campus

  • Antal föreläsningar

    28 (preliminärt)

  • Antal övningar

    16 (preliminärt)

  • Undervisningstid

    Dagtid

  • Undervisningsform

    Normal

  • Antal platser

    Ingen begränsning

  • Schema

    Schema (nytt fönster)

  • Kursansvarig

    Fredrik Jonsson <fjon@kth.se>

  • Lärare

    Ingo Sander <ingo@kth.se>

  • Målgrupp

    Obligatorisk för CELTE1 men öppen för alla program

  • Del av program

Lärandemål

Efter fullgjord kurs skall studenterna

- kunna använda boolesk algrebra för att beskriva och optimera logiska funktioner

- kunna rita och tolka scheman med symbolerna för logiska grindar och digitala standardkomponenter

- kunna bestämma funktionen av enkla kombinatoriska och sekventiella logikkretsar genom analys

- kunna konstruera enkla kombinatoriska och sekventiella logikkretsar som implementerar en given funktion

- kunna använda simuleringsverktyg för att simulera kombinatoriska och sekventiella logikkretsar

- kunna tolka enkla kretsbeskrivningar som är skrivna i ett hårdvarubeskrivande språk

- kunna ange funktionaliteten för enkla CMOS-kretsscheman

- förstå hur fysikaliska egenskaper bestämmer tidskarakteristiken av digitala kretsar

Kursens huvudsakliga innehåll

Talsystem och koder. Binär aritmetik. Boolesk algebra och booleska funktioner. Logiska operationer. Grindlogik. Optimeringsmetoder. Kombinatoriska funktionsblock. Digital aritmetik. Konstruktion av kombinatoriska kretsar. Latchar och vippor. Räknare. Synkrona sekvenskretsar. Tillståndsdiagram. Tillståndsmaskiner av Mealy och Moore typ. Asynkrona sekvenskretsar. Konstruktion av synkrona och asynkrona sekvenskretsar. Programmerbar logik. Halvledarminnen. Introduktion till språket VHDL. Grundläggande CMOS-teknologi.  

Behörighet

Litteratur

Stephen Brown och Zvonko Vranesic, Fundamentals of Digital Logic with VHDL Design, McGraw-Hill, 2009.

Examination

  • LAB1 - Laboration, 2,0 hp, betygsskala: P, F
  • TEN1 - Tentamen, 4,0 hp, betygsskala: A, B, C, D, E, FX, F

Krav för slutbetyg

För slutbetyg krävs att samtliga moment (TEN1 och LAB1) är avklarade med godkänd resultat.

Ges av

ICT/Elektroniksystem

Kontaktperson

Ingo Sander (ingo@kth.se)

Examinator

Ingo Sander <ingo@kth.se>

Versionsinformation

Kursplan giltig från och med HT11.
Examinationsinformation giltig från och med HT11.