Scalable hardware solutions for machine learning: FPGA implementation and methodology analysis
Tid: Må 2024-12-16 kl 13.00
Plats: Kista Sal C, Kistagången 16, 164 40 Kista
Videolänk: https://kth-se.zoom.us/j/66637479462
Språk: Engelska
Ämnesområde: Elektro- och systemteknik
Respondent: Gracieth Batista , Elektronik och inbyggda system, Aeronautics Institute of Technology, São José dos Campos, Brasil
Opponent: Associate Professor Peeter Ellervee, Tallinn University of Technology, Tallinn, Estonia
Handledare: Professor Carl-Mikael Zetterling, Elektronik och inbyggda system; Professor Osamu Saotome, Aeronautics Institute of Technology, São José dos Campos, Brasil; Johnny Öberg, Elektronik och inbyggda system
QC 20241122
Abstract
Artificiell intelligens (AI) har utvecklats till ett mångfacetterat område med betydande utveckling inom olika domäner, där Machine Learning (ML) spelar en central roll. Den här avhandlingen fokuserar på skärningspunkten mellan ML och specialiserad hårdvara, specifikt Field-Programmable Gate Arrays (FPGAs), för att möta moderna utmaningar inom prestanda, energieffektivitet och realtidsbehandling. ML-modeller, särskilt Support Vector Machines (SVM), har visat potential för hårdvaruimplementering på grund av deras enkelhet och effektivitet. Men det är fortfarande svårt att balansera prestanda och energieffektivitet, särskilt i applikationer med låg effekt. I strävan efter skalbara hårdvarulösningar för maskininlärning (ML), analyserar denna avhandling implementering och metodik för Field-Programmable Gate Array (FPGA). ML-applikationer är alltmer beroende av interaktionen mellan hårdvara och mjukvara för att maximera effektiviteten, minimera latens och stödja realtidsinlärningsmöjligheter. Med fokus på Support Vector Machines (SVM) och deras regressionsmodelleringsversion, kallad Support Vector Regression (SVR), som ett bevis på konceptet, tar detta arbete upp kritiska utmaningar i att distribuera ML på resursbegränsad hårdvara. Forskningen introducerar en rad tekniker, inklusive modelloptimering, beskärning, kvantisering och dynamisk partiell omkonfiguration (DPR) på FPGA. Dessa metoder syftar till att förbättra prestandan samtidigt som de bibehåller låg strömförbrukning, vilket gör dem idealiska för applikationer med låg effekt som edge computing. Tre fallstudier utforskas: ett SVM-baserat taligenkänningssystem, en SVR-DPR-arkitektur för bildkantsdetektering och ett avvikelsedetekteringssystem för strukturell hälsoövervakning. Varje fallstudie visar genomförbarheten och fördelarna med FPGA-baserade ML-implementeringar i verkliga applikationer. Resultaten av denna avhandling bidrar till utvecklingen av skalbara, energieffektiva hårdvarulösningar för ML, som erbjuder flexibla och högpresterande system som möter beräkningskraven från moderna AI-applikationer.