Till innehåll på sidan

Synchoros VLSI Design Style

Tid: Fr 2022-05-27 kl 13.00

Plats: Ka-Sal C (Sven-Olof Öhrvik), Kistagången 16, Kista

Språk: Engelska

Ämnesområde: Elektro- och systemteknik

Respondent: Dimitrios Stathis , Elektronik och inbyggda system

Opponent: Professor Dimitrios Soudris, National Technical University of Athens, School of Electrical & Computer Engineering, Department of Computer Science

Handledare: Ahmed Hemani, Elektronik och inbyggda system; Professor Anders Lansner, Beräkningsvetenskap och beräkningsteknik (CST); DR.-ING. Christian Weis, MSD R Group, TU Kaiserslautern

QC 20220506

Abstract

Datorer har blivit lika oumbärliga för vardagen som el, kommunikations- och transportmedel. Något som bekräftas av mängden el vi lägger på våra datorer. Några rapporter uppskattas mängden till hela ≈ 7 % av världens totala elbehov. Utvecklingen är mycket oroväckande och det är av högsta vikt att vi tar fram energisnålare datorer. Det är ännu viktigare för batteridrivna datorer. Både i näringslivet och i forskningsvärlden har man insett att standardiserade datorer och plattformar inte kan erbjuda samma prestanda och energisnålhet som datasystem specialbyggda för specifika ändamål kan. Appli-kationsspecifica integrerade kretsar (Application-Specific Integrated Circuit –ASIC) är det som oftast används när målet ̈ar högsta prestanda. Dessa har visats kunna uppnå 100 till 1000 gånger högre prestanda än standardiserade datasystem. Nackdelen med ASIC:er är att utvecklingskostnaderna är mycket höga och att de därför endast kan användas till produkter som massproduceras eller som har hög vinstmarginal. Utvecklingskostnaderna har alltså blivit flaskhalsen och det främsta hindret på vägen mot ASIC-liknande prestanda. För att komma runt flaskhalsen och drastiskt minska utvecklingskostnaderna för ASIC-liknande kretsar så har designmetoden synkoros storskalig integration (Synchorous Very Large-Scale Integration, VLSI) föreslagits. Synkoros VLSI är ett nytt koncept som kan minska ASIC:ers utvecklings- och produktionskostnader. Metoden går ut på att diskretisera utrymme så att designen uppkommer genom att mindre, sykorosa, SiLago-komponenter (Silicon Le-go) fogas samman. Potentiellt kan SiLago och dess ramverk minska ASIC:ers utvecklings- och produktionskostnader. Denna tes bidrar till tre forsknings-områden inom synkoros VLSI. Det första området handlar om design via sam-manfogning. Här föreslås en design av ett klockträd som skapas genom sam-manfogning av SiLago-komponenter. Klockträdet verifieras med elektronik-designverktyg (Electronic Design Automation, EDA) och prestandan jämförs med ett klockträd som skapats med ett vanligt elektronikdesignverktyg. Detandra området handlar om hur SiLago-komponenterna kan förbättras. Bidragen inom detta område beskriver SiLago-komponenter för neurala nätverk och för ökad prestanda för exekvering av strömmande applikationer. Därtill designas ett intressant genidentifieringssystem baserat på en självorganiserad karta för SiLago. Det tredje bidraget är en modell av hjärnbarken implemented som en kaklad ASIC-krets på ett specialbyggt tredimensionellt DRAM-valv för sy-napslagring. Bidraget är förberedande och undersöker vad som krävs för att implementera skjutande neuromorfiska strukturer och ordinära differentia-lekvationer i allmänhet

urn.kb.se/resolve?urn=urn:nbn:se:kth:diva-311977