


Digital Design IE1204

F13 Asynkrona sekvensnät del 2

william@kth.se

IE1204 Digital Design



*Föreläsningar och övningar bygger på varandra! Ta alltid igen det Du missat!
Läs på i förväg – delta i undervisningen – arbeta igenom materialet efteråt!*

Detta har hänt i kursen ...

Decimala, hexadecimala, oktala och binära talsystemen
AND OR NOT EXOR EXNOR Sanningstabell, mintermer Maxtermer PS-form Booles algebra SP-form deMorgans lag Bubbelgrindar Fullständig logik NAND NOR CMOS grindar, standardkretsar Minimering med Karnaugh-diagram 2, 3, 4, 5, 6 variabler

Registeraritmetik tvåkomplementrepresentation av binära tal

Additionskretsar Multiplikationskrets Divisionskrets

Multiplexorer och Shannon dekomposition Dekoder/Demultiplexor Enkoder

Prioritetsenkoder Kodomvandlare

VHDL introduktion

Vippor och Låskretsar SR-latch D-latch D-vippa JK-vippa T-vippa Räknare

Skiftregister Vippor i VHDL Moore-automat Mealy-automat Tillståndskod


Oanvända tillstånd Analys av sekvensnät Tillståndsminimering

Tillståndsmaskiner i VHDL


Asynkrona sekvensnät flödestabell exitationstabell tillståndskodning

Repetition delay-element

Synkront sekvensnät
Klockad vippa



Asynkront sekvensnät
ett konstgrepp:
Delay-element



Andra beteckningar: Y och y

Gyllene regeln




Excitationstabelle

Den asynkrona kodade tillståndstabellen kallas för **Excitationstabelle**

De stabila tillstånden

(de med next state = present state) ”ringas in”



Present state	Nextstate			
	SR = 00	01	10	11
y	Y	Y	Y	Y
0	0	0	1	0
1	1	0	1	0



$$Y = y$$

Flödestabell och Tillståndsdigram

Den asynkrona
okodade
tillståndstabellen
kallas för

Flödestabell

Present state	Next state				Output Q
	$SR = 00$	01	10	11	
A	(A)	(A)	B	(A)	0
B	(B)	A	(B)	A	1





William Sandqvist william@kth.se

Hasard ”spikar”


- När man konstruerar asynkrona kretsar så kan det hända att man får spikar (glitches) på signalvärden
- Detta beror på att olika signalvägar har olika fördröjningstider
- Fenomenet kallas för *hasard* (hazard) och kan elimineras med noggrann konstruktion

Snabbfråga


Vilket tidsdiagram motsvarar bäst den signal som genereras av följande grindnät vid stigande flank?



Alt: A



Alt: B






Alt: C




Snabbfråga

Vilket tidsdigaram motsvarar bäst den signal som genereras av följande grindnät vid stigande flank?



Alt: B




Alt: C

PGA fördröjning i inverterare blir båda ingångarna till AND grinden 1 ett kort tag

Alt C tar ej hänsyn till fördröjning i AND grind




(Kort 0-ställningspuls)




Kretsen används ibland för att generera en kort 0-ställningspuls.


Olika typer av Hasard




Statisk 1 → 1



Statisk 0 → 0




Dynamisk 1 → 0




Dynamisk 0 → 1

Statisk Hasard




Statisk 1 $\rightarrow 1$



Statisk 0 $\rightarrow 0$


Exempel, Statisk Hasard

- Hasard kan uppträda vid nedanstående krets vid övergången av $x_3x_2x_1$ från $111 \leftrightarrow 110$




$$f = x_1x_2 + \bar{x}_1x_3$$

Tidsdiagrammet





$$f = x_1x_2 + \bar{x}_1x_3$$



	x_1x_2			
x_3	00	01	11	10
0			1	
1	1	1	1	

Hasardfri krets



Hasard-Cover

	x_1x_2			
x_3	00	01	11	10
0			1	
1	1	1	1	

$$f = x_1x_2 + \bar{x}_1x_3 + x_2x_3$$

Hur undviker man statistisk hasard?

- Möjligheten för statistisk hasard finns om två intilliggande 1:or inte är täckta med en egen produktterm vid SOP
- Därmed kan man ta bort risken för statistisk hazard genom att lägga till inringningar så att **alla intilliggande** 1:or är täckta med en egen inringning

Ex. Hasardfria hoptagningar

Räcker dessa hoptagningar för hasardfrihet?

		<i>ba</i>		<i>f</i>	
		00	01	11	10
<i>d</i>	0	0 ⁰	1 ¹	1 ³	0 ²
	0				
<i>c</i>	0	4 ⁰	5 ¹	7 ¹	6 ¹
	1				
	1	10 ¹	11 ¹	15 ¹	14 ¹
	1				
	1	8 ¹	9 ¹	11 ¹	10 ⁰
	0				

$$f = a + d\bar{b} + cb$$

Ex. Hasardfria hoptagningar

Räcker dessa hoptagningar för hasardfrihet?


ba		f			
		00	01	11	10
d	0	0 ⁰	1 ¹	1 ³	0 ²
	0	0 ⁴	1 ⁵	1 ⁷	1 ⁶
c	1	1 ¹⁰	1 ¹²	1 ¹⁵	1 ¹⁴
	1	1 ⁸	1 ⁹	1 ¹¹	0 ¹⁰

$$f = a + d\bar{b} + cb$$

Hasard cover

Ex. Hasardfria hoptagningar

Räcker dessa hoptagningar för hasardfrihet?



*Karnaugh-
diagrammet är
en doughnut!*

		f			
		ba	00	01	11
d	0	0	1	3 1	2 0
	0	4 0	5 1	1	6 1
c	0	1	1	1	1
	1	8 1	9 1	11 1	10 0

? ← → ?

$$f = a + d\bar{b} + cb$$

Ex. Hasardfria hoptagningar

Räcker dessa hoptagningar för hasardfrihet?

		ba		f	
		00	01	11	10
d	0	0	1	1	0
	1	0	1	1	1
c	0	0	1	1	0
	1	1	1	1	0

$$f = a + d\bar{b} + cb + dc$$

Ex. Hasardfria hoptagningar

Lätt att missa!

		<i>ba</i>		<i>f</i>	
		00	01	11	10
<i>d</i>	0	0 ⁰	1 ¹	1 ³	0 ²
	0	0 ⁴	1 ⁵	1 ⁷	1 ⁶
<i>c</i>	0	1 ¹³	1 ¹²	1 ¹⁵	1 ¹⁴
	1	1 ⁸	1 ⁹	1 ¹¹	0 ¹⁰

$$f = a + d\bar{b} + cb + dc$$

Hasard cover

Ex. Hasardfria hoptagningar

Med annan variabelordning missar man inte!

		ab		f	
		00	01	11	10
d	0	0 ⁰	1 ⁰	1 ³	1 ²
	0	4 ⁰	5 ¹	7 ¹	6 ¹
c	1	1 ²	1 ⁴	1 ⁵	1 ¹
	1	8 ¹	9 ⁰	1 ¹	1 ⁰


$$f = a + d\bar{b} + cb$$

Statisk hasard vid POS?


- Har man en POS-implementering så måste man se till att alla bredvidliggande 0:or är täckta av en egen summaterm

Dynamisk Hasard?

- En dynamisk hasard orsakar **flera spikar** på utgången
- En dynamisk hasard orsakas av kretsens struktur



Dynamisk 1 → 0



Dynamisk 0 → 1



Exempel, Dynamisk Hasard

- Följande ekvation osakar ingen hasard om man implementerar den som en AND-OR-struktur

$$f = x_1\bar{x}_2 + \bar{x}_3x_4 + x_1x_4$$

Exempel, Dynamisk Hasard

- Men implementerar man ekvationen med följande **flernivåslogik**, så uppträder dynamisk hasard




Hur undviks Dynamisk Hasard?


- Dynamisk hasard kan undvikas med **två-nivå-logik**
- Ser man till att en två-nivå krets är fri från statisk hasard, så finns det *inte* heller någon dynamisk hasard!

Snabbfråga


Vilket/vilka av följande grindnät kan ge upphov till hazard då x ändras ?



Alt: B



Alt: A




Alt: C




Snabbfråga

Vilket/vilka av följande grindnät kan ge upphov till hazard då x ändras ?


Risk för hazard då $a=1$ och $b=0$
Den extra grinden täcker
inte detta fall (utan $a=1$ och $b=1$)



Alt: B



Alt: A







Alt: C



Snabbfråga


Risk för hazard då $a=1$ och $b=0$
 Den extra grinden täcker
inte detta fall (utan $a=1$ och $b=1$)




När behöver man ta hänsyn till Hasard?

- I ett *asynkront sekvensnät* måste avkodaren för nästa-tillstånd vara hasardfri!
 - Annars kan man hamna i ett inkorrekt tillstånd
- För *kombinatoriska kretsar* är hasard inte ett problem eftersom utgången alltid kommer att stabilisera sig efter ett kort tag
- I ett *synkront sekvensnät* är hasard inget problem, så länge man respekterar setup- och hold-tider (under dessa tider får hasard inte uppträda!)


Undvik Hasard




Statisk 1 → 1



Statisk 0 → 0



Dynamisk 1 → 0




Dynamisk 0 → 1

Statisk hasard orsakas av utelämnade primimplikanter

Dynamisk hasard kan uppstå när man implementera kretsar med flernivåslogik. Två-nivåslogikkretsar som är fria från statisk hasard är också fria från dynamisk hasard.

Utgångs-spikar i asynkrona sekvensnät





Pres state y_2y_1	Next State		Q
	X=0	1	
	Y_2Y_1		
00	00	01	0
01	00	11	1
11	01	10	0
10	11	10	1

A red arrow points upwards from the bottom row (10) to the top row (00). A red arrow points downwards from the top row (00) to the bottom row (10). A red arrow points from the '00' state in the 'X=0' column to the '10' state in the '1' column. The '00' state in the 'X=0' column and the '10' state in the '1' column are circled.


Man kan få utgångsspikar i ett asynkront sekvensnät när man byter från ett stabilt tillstånd till ett annat genom att passerar flera instabila tillstånd (Fenomenet är *ingen* hasard!).

Metastabilitet

CMOS-kretsens överföringsfunktion (ex. inverterare)



Om metastabilitet




För att förstå vad metastabilitet innebär så kan vi tänka oss att insignalen D till en latch är väldigt belastad och därmed ändrar sig mycket långsamt i förhållande till klockan. Antag vidare att klock-signalen C slår om precis när D är vid $V_{DD}/2$.

Då låser sig latches vid det spänningsvärde som råkar finnas på D . Efter en tid slår latches om till antingen '1' eller '0'.


Om metastabilitet ...

Denna instabilitet varar tills transistorerna i återkopplingen behagar gå åt ena eller andra hållet – men det kan ta tid, och tiden beror på hur nära $V_{DD}/2$ som låsningen skedde.

Man kan likna situationen vid en boll som ligger på toppen en kulle, eller en penna som balanserar på sin spets. Minsta störning kommer att få bollen eller pennan att falla åt ena eller andra hållet.





Om *Clk* och *D* switchar samtidigt, vilket värde får då *Q*?



På vilken sida kommer bollen att trilla ner?

Klockpuls och data samtidigt!



*Klocka och data
ändras samtidigt!*

Hur mycket samtidigt?

∞ exakt samtidigt – oändlig tid ...

*Tid innan
utvärdet blir
bestämt*






Figure 1. Definitions of setup and hold times.

data  *klocka*
hur nära?

Setup and Hold time (= metastabilitets-skydd)

- För att undvika samtidigt omslag/switchning, så måste setup and hold times garanteras:



Setup time är den tid D måste vara stabil innan Clk ändrar värde
Hold time är den tid D måste vara stabil efter Clk har ändrat värde


Om Setup and Hold time's är uppfyllda, så kommer vippan (Flip-flop) att garanterat bete sig snällt/deterministiskt!

Asynkrona insignaler?



- Dessvärre kan vi inte alltid *garantera* att en ingång är stabil under hela setup- och hold-tiden
- Antag att du kopplar in en tryckknapp på D-ingången av en vipa
 - Användaren kan trycker knappen *när som helst*, även under setup- och hold-tiden!
 - Risken är att vippan hamnar i ett metastabilt tillstånd!

Synkronisering av signaler

- För att synkronisera asynkrona ingångar använder man en extra vippa på ingången
- Den första vippans utgång (A) kan hamna i ett metastabilt läge
- Men om klockperioden är tillräckligt lång, så kommer den att stabiliseras innan nästa klockflank, så att B inte hamnar i ett metastabilt läge!



(Slumptal med metastabilitet?)




*Intelprocessorer ”singlar slant” med följande krets. Innan klockpulsen blir ”1” är både node A och node B logiskt ”1”. När klockpulsen kommer hamnar båda inverterarna i det metastabila tillståndet och **slumpen** avgör sedan vilket tillstånd inverterarna slutgiltigen hamnar i.*


William Sandqvist william@kth.se

Avancerade byggelement

De asynkrona vipporna och låskretsarna används som säkra byggelement vid digital design. Nya byggelement utvecklas hela tiden.



- Vid övningen kommer vi att konstruera en dubbel-flankvippa – en vipptyp som kan komma att ge framtidens datorkretsar högre (dubblade) prestanda




- Vid föreläsningen förfinar vi nu den enkla SR-låskretsen

Exempel – förbättrad SR-latch

- **Konstruktion av set-dominant SR-latch**
- **Specifikation**
 - Konstruktionen är en speciell typ av SR-latch (det finns *inte* ett förbjudet läge 11)
 - Om S och R är 1 så går latches i SET-läge ($Q = 1$)
 - Latches kan först gå till RESET-läge om
 1. både S och R först sätts till $S=0$ och $R=0$ ($Q = 1$)
 2. R aktiveras ($S = 0, R = 1$) $\rightarrow Q = 0$!

Källa: “Fletcher: Engineering Approach to Digital Design”, Prentice-Hall, 1980. Exempel 10.5 (pp 670).

Repris: SR-latch



(a) Circuit


S	R	Q_a	Q_b
0	0	0/1	1/0 (no change)
0	1	0	1
1	0	1	0
1	1	0	0

(b) Truth table

*Förbjuden
insignal $S=R=1$
 $Q_a \neq \overline{Q_b}$*


Så länge man **undviker** insignalen $S = R = 1$ (= förbjudet tillstånd) kommer utgångarna Q_a och Q_b att vara varandras inverser. Man kan då använda symbolen till höger.

SR-Latch



Tar man signaler från låskretsar finns det således alltid inverser att tillgå!

Mer problem med SR-latchen



(a) Circuit



S	R	Q _a	Q _b
0	0	0/1	1/0 (no change)
0	1	0	1
1	0	1	0
1	1	0	0

(b) Truth table



Om man vill gå från $SR = 11$ till $SR = 00$ är det en **dubbeländring** av signalerna. Därför hamnar vi antingen i $Q = 0$ eller i $Q = 1$ ingen kan veta!

- Detta är ytterligare ett skäl till att utesluta $SR = 11$.



SR-latch





SET-dominant SR-latch



Önskat beteende




SET-dominant SR-latch



	$SR(Q\bar{Q})$				Q	\bar{Q}
	00	01	11	10	Q	\bar{Q}
<i>a</i>	(a)	<i>d</i>	-	<i>b</i>	1	0
<i>b</i>	<i>a</i>	-	<i>e</i>	(b)	1	0
<i>c</i>	(c)	<i>d</i>	-	<i>b</i>	0	1
<i>d</i>	<i>c</i>	(d)	<i>e</i>	-	0	1
<i>e</i>	-	<i>f</i>	(e)	<i>b</i>	1	0
<i>f</i>	<i>a</i>	(f)	<i>e</i>	-	1	0

Tillståndet *e* tar ”hand om”
fallet $SR = 11$

Kompatibilitet



a (10) b (10) c (01) d (01) e (10) f (10)

$SR(Q\bar{Q})$


	00	01	11	10	Q	\bar{Q}
a	\textcircled{a}	d	-	b	1	0
b	a	-	e	\textcircled{b}	1	0
c	\textcircled{c}	d	-	b	0	1
d	c	\textcircled{d}	e	-	0	1
e	-	f	\textcircled{e}	b	1	0
f	a	\textcircled{f}	e	-	1	0

Det finns inga ekvivalenta tillstånd, finns det några Moore-kompatibla tillstånd ... ?

● Kompatibilitet



Använd
ospecificerade
tillstånd!



a (10) ●

b (10) ●

c (01) ●

d (01) ●

e (10) ●

f (10) ●

Många valmöjligheter ...

a(10) : **ad**-b

b(10) : a-**eb**

b(10) : a-**eb**

f(10) : a**fe**-

b(10) : a-**eb**

e(10) : -f**eb**

e(10) : -f**eb**

f(10) : a**fe**-

c(01) : **cd**-b



d(01) : **cde**-

SR(QQ̄)

	00	01	11	10	Q	Q̄
a	(a) d - b				1	0
b	a - e (b)				1	0
c	(c) d - b				0	1
d	c (d) e -				0	1
e	- f (e) b				1	0
f	a (f) e -				1	0

Kompatibilitetsgraf

Många valmöjligheter ...



	$SR(Q\bar{Q})$				Q	\bar{Q}
	00	01	11	10		
a	\textcircled{a}	d	-	b	1	0
b	a	-	e	\textcircled{b}	1	0
c	\textcircled{c}	d	-	b	0	1
d	c	\textcircled{d}	e	-	0	1
e	-	f	\textcircled{e}	b	1	0
f	a	\textcircled{f}	e	-	1	0

Nya beteckningar

a (ab), e (ef), c (cd)

Tre tillstånd kräver

två tillståndsvariabler

Y_2 och Y_1

$SR(Q\bar{Q})$

	00	01	11	10	Q	\bar{Q}
a	\textcircled{a}	c	e	\textcircled{a}	1	0
c	\textcircled{c}	\textcircled{c}	e	a	0	1
e	a	\textcircled{e}	\textcircled{e}	a	1	0
-	-	-	-	-	-	-


Reducerad flödestabell

Tillståndskodning

Utgångsavkodning

	$SR(Q\bar{Q})$				Q	\bar{Q}
	00	01	11	10		
a	a	c	e	a	1	0
c	c	c	e	a	0	1
e	a	e	e	a	1	0
-	-	-	-	-	-	-

Vald
tillstånds-
kod (Gray)



Övergångs-tillstånd

a, e	$Q = 1$
c	$Q = 0$
Q	$= \bar{y}_2$

		$S R$		$Y_2 Y_1$			
				00	01	11	10
a :	y_2	0	a	c	e	a	
	y_1	0					
e :	0	4	a	5	e	7	6
	1	12	-	13	-	15	14
c :	1	8	c	9	c	11	10
	0						

		$S R$		$Y_2 Y_1$			
				00	01	11	10
a :	y_2	0	00	10	01	00	
	y_1	0					
e :	0	4	00	5	01	7	6
	1	12	-	13	-	15	14
c :	1	8	10	9	10	11	10
	0						

Från c till e krävs det en "dubbeländring" av $Y_2 Y_1$ detta ändras med hjälp av **övergångstillståndet** till två "enkeländringar"

Karnaughdiagram

		SR		$Y_2 Y_1$	
		00	01	11	10
y_2	0	0	1	3	2
y_1	0	00	10	01	00
	0	4	5	7	6
	1	00	01	01	00
	1	12	13	15	14
	1	-	-	01	-
	1	8	9	11	10
	0	10	10	11	00

		SR		Y_2	
		00	01	11	10
y_2	0	0	1	3	2
y_1	0	0	1	0	0
	0	4	5	7	6
	1	0	0	0	0
	1	12	13	15	14
	1	-	-	0	-
	1	8	9	11	10
	0	1	1	1	0


$$Y_2 = \bar{S}y_2 + \bar{S}R\bar{y}_1 + Ry_2\bar{y}_1$$

		SR		Y_1	
		00	01	11	10
y_2	0	0	1	3	2
y_1	0	0	0	1	0
	0	4	5	7	6
	1	0	1	1	0
	1	12	13	15	14
	1	-	-	1	-
	1	8	9	11	10
	0	0	0	1	0


$$Y_1 = Ry_1 + SR$$

Hasardfria nät direkt!

Krets-schema



$$Y_2 = \bar{S}y_2 + \bar{S}R\bar{y}_1 + Ry_2\bar{y}_1$$
$$Y_1 = Ry_1 + SR$$



Här har vi vår "idiotsäkra" SR-låskrets!

Otur!

SR		Y ₂			
		00	01	11	10
y ₂	0	0	1	3	2
	0	0	1	0	0
y ₁	0	4	5	7	6
	1	0	0	0	0
1	1	12	13	15	14
	1	-	-	0	-
1	0	8	9	11	10
	0	1	1	1	0

$$Y_2 = \bar{S}y_2 + \bar{S}R\bar{y}_1 + Ry_2\bar{y}_1$$

En annan lösning?

Förutom att lösa problemet med dubbeländringen, som vi redan löst, vill vi få så enkla nät som möjligt!

S R		$Y_2 Y_1$			
		00	01	11	10
y_2	0	0 00	1 10	3 1 ←	2 00
	1	4 00	5 01	7 01	6 00
y_1	1	12 -	13 -	15 01	14 -
	0	8 10	9 10	11 11	10 00

- Vad händer om vi skriver 11 (i stället för 01) som instabilt tillstånd i ruta 3, på ren spekulaton att detta kommer att ge oss ett enklare nät?

Från 00 i ruta 2 till 11 i ruta 3 är en *ofarlig* dubbeländring. Blir det 01 hamnar man stabilt i **01**, blir det 10 går man till 11 och till sist stabilt till **01**.

Nya Karnaughdiagram

S R		$Y_2 Y_1$			
		00	01	11	10
y_2	0	0	1	3	2
	0	00	10	1 ←	00
y_1	0	4	5	7	6
	1	00	01	01	00
1	1	12	13	15	14
	1	-	-	01	-
1	0	8	9	11	10
	0	10	10	11	00

S R		Y_2			
		00	01	11	10
y_2	0	0	1	3	2
	0	0	1	1	0
y_1	0	4	5	7	6
	1	0	0	0	0
1	1	12	13	15	14
	1	-	-	0	-
1	0	8	9	11	10
	0	1	1	1	0

$$Y_2 = \bar{S}y_2 + R\bar{y}_1$$


S R		Y_1			
		00	01	11	10
y_2	0	0	1	3	2
	0	0	0	1	0
y_1	0	4	5	7	6
	1	0	1	1	0
1	1	12	13	15	14
	1	-	-	1	-
1	0	8	9	11	10
	0	0	0	1	0

$$Y_1 = Ry_1 + SR$$

- Från 00 till 11 innebär en *ofarlig* dubbeländring av tillståndsvariablerna som till sist alltid leder till stabilt 01.


Enklare nät! Vi introducerade en icke-kritisk Hasard och det gav oss större hoptagningar och ett enklare nät!

Idiotsäker *och* kompakt



$$Y_2 = \bar{S}y_2 + R\bar{y}_1$$

$$Y_1 = Ry_1 + SR$$



Asynkrona nät är byggstenar


Eftersom de asynkrona sekvensnäten används som byggstenar vid all annan Digital Design är det vanligt att stor möda har lagts på att göra dem så optimala som möjligt.

De används oftare i tusental i en konstruktion än styckvis. Varje ingående grind "kostar" och räknas!

Används dominanta SR-latchar?

PIC16F690 IO-enhet, SR-latch


FIGURE 8-7: SR LATCH SIMPLIFIED BLOCK DIAGRAM



Låskretsen är **RESET-dominant** $SR\ 11 \rightarrow Q = 0 \quad \bar{Q} = 1$

PIC16F690 IO-enhet, SR-latch

Touch control. Användningsområdet för SR-latchen är en kapacitivt styrd oscillator. Den ändrar frekvens vid en "touch" med fingret.



William Sandqvist william@kth.se