



IL2225 Hårdvarukonstruktion i ASIC och FPGA för inbyggda system 7,5 hp

Embedded Hardware Design in ASIC and FPGA

Fastställande

Betygsskala

A, B, C, D, E, FX, F

Utbildningsnivå

Avancerad nivå

Huvudområden

Elektroteknik

Särskild behörighet

Kunskaper i elkretsanalys, 6 hp, motsvarande slutförd kurs EI1110/EI1120/IE1206.

Kunskaper i digital design, 6 hp, motsvarande slutförd kurs IE1205.

Kunskaper i digital design och validering med hårdvarubeskrivande språk, inklusive erfarenhet av HDL-simulatorer som ModelSim eller Xcelium, 6 hp, motsvarande slutförd kurs IL2203.

Undervisningsspråk

Undervisningsspråk anges i kurstillfällesinformationen i kurs- och programkatalogen.

Lärandemål

I denna kurs lär sig studenterna logik/FSM och algoritmer implementerade som hårdvarukonstruktion i en SOC för inbyggda system realiserad som ASIC eller FPGA. Metoden för implementeringen baseras på logik och hög-nivå syntes.

Efter att ha följt kursen skall studenterna kunna hantera:

- Olika koncept för abstraktion, domäner, syntes och analys samt klassificera syntesverktyg.
- Implementations sätt som Full Customs, Std Cells, Mask Programmable Gate Arrays och FPGAs samt jämförelse mellan dessa.
- Kod-stilar för logik/FSM och HCD/C algoritmer för effektiv implementation och återanvändning.
- Den arkitekturala mångfald som logik/FSM och högnivå syntes arbetar med och innebörd av HDL/C kod.
- Area, prestanda och effekt optimering med avseende på logik/FSM på algoritmisk nivå.
- Begränsningar för teknologi och optimering. Användande av logik/FSM med hög-nivå syntes.
- Bibliotek som användes för logik/FSM och hög-nivå logik.
- Användandet av fysisk konstruktion och beräkning som utförs med logik/FSM och Algorithmic Design.
- Metoder och koncept som användes för att beräkna/analysera utförande och effekt för logik/FSM på algoritmisk nivå.
- Partitionering av hårdvara och mjukvara vid användande av acceleratores.
- Logik/FSM och högnivå syntes metodologi.

Kursinnehåll

- Viktiga koncept för logik/FSM och algoritm implementation vid användandet av automatiserade design flöden.
- Användandet av HDL kod-stilar för effektivitet, simulering, timing, klockdistribution och beräknad överbelastning.
- Begränsningar för teknologi och optimering, gränssnitt till tillverkning och slutgiltigt fysikaliskt syntes flöde.
- Konstruktions optimering med avseende på area, prestanda och effekt i logik/FSM.
- Statisk timing analys.
- Koncept för hög-nivå syntes och design flöde.
- Syntes för schemaläggning, allokering, förbindning, lagring, sammankoppling och kontroll.

- Acceleratorer i hårdvara.
- Konstruktions möjligheter.

Examination

- PROA - Projektarbete, 4,5 hp, betygsskala: A, B, C, D, E, FX, F
- TENA - Muntlig tentamen, 2,0 hp, betygsskala: P, F
- HEMA - Hemuppgifter, 1,0 hp, betygsskala: P, F

Examinator beslutar, baserat på rekommendation från KTH:s handläggare av stöd till studenter med funktionsnedsättning, om eventuell anpassad examination för studenter med dokumenterad, varaktig funktionsnedsättning.

Examinator får medge annan examinationsform vid omexamination av enstaka studenter.

När kurs inte längre ges har student möjlighet att examineras under ytterligare två läsår.

Etiskt förhållningssätt

- Vid grupparbete har alla i gruppen ansvar för gruppens arbete.
- Vid examination ska varje student ärligt redovisa hjälp som erhållits och källor som använts.
- Vid muntlig examination ska varje student kunna redogöra för hela uppgiften och hela lösningen.