IL2225 Hårdvarukonstruktion i ASIC och FPGA för inbyggda system 7,5 hp

Embedded Hardware Design in ASIC and FPGA

OBS!

Informationen nedan baseras på en kursplan som är ersatt av en senare utgåva.

  • Utbildningsnivå

    Avancerad nivå
  • Huvudområde

    Elektroteknik
  • Betygsskala

    A, B, C, D, E, FX, F

Kurstillfällen/kursomgångar

HT19 för programstuderande

HT18 för programstuderande

HT18 Doktorand för fristående studerande

  • Perioder

    HT18 P2 (7,5 hp)

  • Anmälningskod

    10122

  • Kursen startar

    2018-10-29

  • Kursen slutar

    2019-01-14

  • Undervisningsspråk

    Engelska

  • Studielokalisering

    Campus Kista

  • Undervisningstid

    Dagtid

  • Undervisningsform

    Normal

  • Antal platser *

    1 - 1

    *) Kurstillfället kan komma att ställas in om antalet antagna understiger minimiantalet platser. Vid fler sökande än platser kommer urval att ske.

  • Kursansvarig

    Ahmed Hemani <hemani@kth.se>

  • Lärare

    Ahmed Hemani <hemani@kth.se>

    Johnny Öberg <johnnyob@kth.se>

  • Målgrupp

    För doktorander på KTH

Lärandemål

I denna kurs lär sig studenterna logik/FSM och algoritmer implementerade som hårdvarukonstruktion i en SOC för inbyggda system realiserad som ASIC eller FPGA. Metoden för implementeringen baseras på logik och hög-nivå syntes.

Efter att ha följt kursen skall studenterna kunna hantera:

  • Olika koncept för abstraktion, domäner, syntes och analys samt klassificera syntesverktyg.
  • Implementations sätt som Full Customs, Std Cells, Mask Programmable Gate Arrays och FPGAs samt jämförelse mellan dessa.
  • Kod-stilar för logik/FSM och HCD/C algoritmer för effektiv implementation och återanvändning.
  • Den arkitekturala mångfald som logik/FSM och högnivå syntes arbetar med och innebörd av HDL/C kod.
  • Area, prestanda och effekt optimering med avseende på logik/FSM på algoritmisk nivå.
  • Begränsningar för teknologi och optimering. Användande av logik/FSM med hög-nivå syntes.
  • Bibliotek som användes för logik/FSM och hög-nivå logik.
  • Användandet av fysisk konstruktion och beräkning som utförs med logik/FSM och Algorithmic Design.
  • Metoder och koncept som användes för att beräkna/analysera utförande och effekt för logik/FSM på algoritmisk nivå.
  • Partionering av hårdvara och mjukvara vid användande av acceleratores.
  • Logik/FSM och högnivå syntes metodologi.

Kursens huvudsakliga innehåll

  • Viktiga koncept för logik/FSM och algoritm implementation vid användandet av automatiserade design flöden.
  • Användandet av HDL kod-stilar för effektivitet, simulering, timing, klockdistribution och beräknad överbelastning.
  • Begränsningar för teknologi och optimering, gränssnitt till tillverkning och slutgiltigt fysikaliskt syntes flöde.
  • Konstruktions optimering med avseende på area, prestanda och effekt i logik/FSM.
  • Statisk timing analys.
  • Koncept för hög-nivå syntes och design flöde.
  • Syntes för schemaläggning, allokering, förbindning, lagring, sammankoppling och kontroller.
  • Acceleratorer i hårdvara.
  • Konstruktions möjligheter.

Behörighet

Högskolestudier motsvarande minst 120 hp inom teknik eller naturvetenskap samt Engelska A.

Litteratur

Principles of VLSI RTL Design by Sanjay Churiwala and Sapan Garg, Published by Springer + Lecture notes.

Examination

  • LAB1 - Laboration, 3,0, betygsskala: P, F
  • TEN1 - Tentamen, 4,5, betygsskala: A, B, C, D, E, FX, F

Krav för slutbetyg

  • Skriftlig tentamen, TEN1 (4,5 hp, A-F)
  • Laboration, LAB1 (3,0 hp, P/F)

Ges av

EECS/Elektronik och inbyggda system

Kontaktperson

Ahmed Hemani (hemani@kth.se)

Examinator

Ahmed Hemani <hemani@kth.se>

Versionsinformation

Kursplan gäller från och med HT2012.
Examinationsinformation gäller från och med HT2012.