Hoppa till huvudinnehållet
Inför kursvalIL2225 Hårdvarukonstruktion i ASIC och FPGA för inbyggda system 7,5 hpAdministrera Om kursen

Välj termin och kursomgång

Välj termin och kursomgång för att se information från rätt kursplan och kursomgång.

* Informationen tillhör Kursplan IL2225 (VT 2019–)

Innehåll och lärandemål

Kursinnehåll

  • Viktiga koncept för logik/FSM och algoritm implementation vid användandet av automatiserade design flöden.
  • Användandet av HDL kod-stilar för effektivitet, simulering, timing, klockdistribution och beräknad överbelastning.
  • Begränsningar för teknologi och optimering, gränssnitt till tillverkning och slutgiltigt fysikaliskt syntes flöde.
  • Konstruktions optimering med avseende på area, prestanda och effekt i logik/FSM.
  • Statisk timing analys.
  • Koncept för hög-nivå syntes och design flöde.
  • Syntes för schemaläggning, allokering, förbindning, lagring, sammankoppling och kontroller.
  • Acceleratorer i hårdvara.
  • Konstruktions möjligheter.

Lärandemål

I denna kurs lär sig studenterna logik/FSM och algoritmer implementerade som hårdvarukonstruktion i en SOC för inbyggda system realiserad som ASIC eller FPGA. Metoden för implementeringen baseras på logik och hög-nivå syntes.

Efter att ha följt kursen skall studenterna kunna hantera:

  • Olika koncept för abstraktion, domäner, syntes och analys samt klassificera syntesverktyg.
  • Implementations sätt som Full Customs, Std Cells, Mask Programmable Gate Arrays och FPGAs samt jämförelse mellan dessa.
  • Kod-stilar för logik/FSM och HCD/C algoritmer för effektiv implementation och återanvändning.
  • Den arkitekturala mångfald som logik/FSM och högnivå syntes arbetar med och innebörd av HDL/C kod.
  • Area, prestanda och effekt optimering med avseende på logik/FSM på algoritmisk nivå.
  • Begränsningar för teknologi och optimering. Användande av logik/FSM med hög-nivå syntes.
  • Bibliotek som användes för logik/FSM och hög-nivå logik.
  • Användandet av fysisk konstruktion och beräkning som utförs med logik/FSM och Algorithmic Design.
  • Metoder och koncept som användes för att beräkna/analysera utförande och effekt för logik/FSM på algoritmisk nivå.
  • Partionering av hårdvara och mjukvara vid användande av acceleratores.
  • Logik/FSM och högnivå syntes metodologi.

Kursupplägg

Ingen information tillagd

Kurslitteratur och förberedelser

Särskild behörighet

Högskolestudier motsvarande minst 120 hp inom teknik eller naturvetenskap samt Engelska A.

Rekommenderade förkunskaper

Ingen information tillagd

Utrustning

Ingen information tillagd

Kurslitteratur

Principles of VLSI RTL Design by Sanjay Churiwala and Sapan Garg, Published by Springer + Lecture notes.

Examination och slutförande

När kurs inte längre ges har student möjlighet att examineras under ytterligare två läsår.

Betygsskala

A, B, C, D, E, FX, F

Examination

  • LAB1 - Laboration, 3,0 hp, betygsskala: P, F
  • TEN1 - Tentamen, 4,5 hp, betygsskala: A, B, C, D, E, FX, F

Examinator beslutar, baserat på rekommendation från KTH:s samordnare för funktionsnedsättning, om eventuell anpassad examination för studenter med dokumenterad, varaktig funktionsnedsättning.

Examinator får medge annan examinationsform vid omexamination av enstaka studenter.

Övriga krav för slutbetyg

  • Skriftlig tentamen, TEN1 (4,5 hp, A-F)
  • Laboration, LAB1 (3,0 hp, P/F)

Möjlighet till komplettering

Ingen information tillagd

Möjlighet till plussning

Ingen information tillagd

Examinator

Profile picture Ahmed Hemani

Etiskt förhållningssätt

  • Vid grupparbete har alla i gruppen ansvar för gruppens arbete.
  • Vid examination ska varje student ärligt redovisa hjälp som erhållits och källor som använts.
  • Vid muntlig examination ska varje student kunna redogöra för hela uppgiften och hela lösningen.

Ytterligare information

Kurswebb

Ytterligare information om kursen kan hittas på kurswebben via länken nedan. Information på kurswebben kommer framöver flyttas till denna sida.

Kurswebb IL2225

Ges av

EECS/Elektroteknik

Huvudområde

Elektroteknik

Utbildningsnivå

Avancerad nivå

Påbyggnad

Ingen information tillagd

Kontaktperson

Ahmed Hemani (hemani@kth.se)

Övrig information

I denna kurs tillämpas EECS hederskodex, se: http://www.kth.se/eecs/utbildning/hederskodex.