IL2236 Arkitekturer för inbyggda mångkärniga system 7,5 hp

Embedded Many-Core Architectures

Lärandemål

Efter att ha studerat kursen ska studenterna kunna:

  • Beskriva och jämföra olika on-chip bussprotokoll och arbitreringsscheman.
  • Förklara och tilllämpa begrepp och designprinciper av onchip-nätverk såsom topologi, routing, flödeskontroll, deadlock/livelock och quality-of-service (QoS).
  • Beskriva och modellera on-chip pipelinade routrar, samt beskriva och jämföra processor-nätverks-gränssnitt.
  • Ställa upp och utföra, samt utvärdera resultat av nätverkssimuleringar med avseende på kvalitativa och kvantitativa egenskaper av nätverksprestanda med hjälp av teoretiska metoder och simuleringsmetoder.
  • Beskriva realtidsprinciper för nätverk i inbyggda system, förklara och jämföra tidstriggade och händelsetriggade protokoll i allmänhet och industriella protokoll såsom CAN, FlexRay och TTP i synnerhet.
  • Förklara och tillämpa analystekniker för värstafall-beteende angående kommunikationstiden i distribuerade inbyggda arkitekturer.

Kursens huvudsakliga innehåll

Kursen fokuserar på de kommunikationsproblem som uppstår vid design av mångkärniga on-chip och off-chip arkitekturer i distribuerade inbyggda system. Den lär ut grundläggande begrepp och principer om on-chip databussar och nätverk, och detaljer inom on-chip router och procssornätverksgränssnitt, nätverk quality-of-service (QoS) provisionering och prestanda utvärderingsmetod. Dessutom diskuteras realtidsnätverk och värsta fall beteende och kommunikationstidsanalys i inbyggda mångakärniga arkitekturer och introducerar industriella metoder såsom CAN, FlexRay och TTP.

Kursen består av tre moduler:

Modul I: Begrepp och principer

Denna modul introducerar olika arkitekturer för att lösa kommunkationsproblem i mångakärniga system. Begrepp och principer som on-chip bussar och on-chipnätverk presenteras. Särskilt kommer nätverkstopologi, routing och flödeskontroll, deadlock och livelock et cetera att behandlas.

Modul II: Design och utvärdering

Denna modul fokuserar på on-chip router och processornätverksgränssnitt, i termer av QoS egenskaper och Performance. Mikroarkitektur hos en klassisk pipelinad router kommer att studeras i detalj och nätverksgränssnitt för både MPI och delade minnesarkitekturer kommer att presenteras. Som en viktig komponent i nätverksdesign kommer QoS egenskaper hos olika konstruktionsalternativ undersökas. Dessutom kommer metoder för systematisk prestandautvärdering att introduceras.

Modul III. Distribuerade realtids arkitekturer

Denna modul studerar distribuerade mångakärnig system inom inbyggda miljöer såsom fordon och flygplan. Olika media-access protokoll för realtidsnätverk kommer att studeras, med särskilt fokus på industriella standarder såsom CAN, FlexRay och TTP. Analysmetoder för värstafall-beteende inom kommunikationstids presenteras också.

Visa kursinformation utifrån vald termin och kursomgång:

Kursomgång och genomförande

Ingen kursomgång är vald

Välj termin och kursomgång ovan för att få information från rätt kursplan och kursomgång.

Kursinformation

Innehåll och lärandemål

Kursinnehåll *

Kursen fokuserar på de kommunikationsproblem som uppstår vid design av mångkärniga on-chip och off-chip arkitekturer i distribuerade inbyggda system. Den lär ut grundläggande begrepp och principer om on-chip databussar och nätverk, och detaljer inom on-chip router och procssornätverksgränssnitt, nätverk quality-of-service (QoS) provisionering och prestanda utvärderingsmetod. Dessutom diskuteras realtidsnätverk och värsta fall beteende och kommunikationstidsanalys i inbyggda mångakärniga arkitekturer och introducerar industriella metoder såsom CAN, FlexRay och TTP.

Kursen består av tre moduler:

Modul I: Begrepp och principer

Denna modul introducerar olika arkitekturer för att lösa kommunkationsproblem i mångakärniga system. Begrepp och principer som on-chip bussar och on-chipnätverk presenteras. Särskilt kommer nätverkstopologi, routing och flödeskontroll, deadlock och livelock et cetera att behandlas.

Modul II: Design och utvärdering

Denna modul fokuserar på on-chip router och processornätverksgränssnitt, i termer av QoS egenskaper och Performance. Mikroarkitektur hos en klassisk pipelinad router kommer att studeras i detalj och nätverksgränssnitt för både MPI och delade minnesarkitekturer kommer att presenteras. Som en viktig komponent i nätverksdesign kommer QoS egenskaper hos olika konstruktionsalternativ undersökas. Dessutom kommer metoder för systematisk prestandautvärdering att introduceras.

Modul III. Distribuerade realtids arkitekturer

Denna modul studerar distribuerade mångakärnig system inom inbyggda miljöer såsom fordon och flygplan. Olika media-access protokoll för realtidsnätverk kommer att studeras, med särskilt fokus på industriella standarder såsom CAN, FlexRay och TTP. Analysmetoder för värstafall-beteende inom kommunikationstids presenteras också.

Lärandemål *

Efter att ha studerat kursen ska studenterna kunna:

  • Beskriva och jämföra olika on-chip bussprotokoll och arbitreringsscheman.
  • Förklara och tilllämpa begrepp och designprinciper av onchip-nätverk såsom topologi, routing, flödeskontroll, deadlock/livelock och quality-of-service (QoS).
  • Beskriva och modellera on-chip pipelinade routrar, samt beskriva och jämföra processor-nätverks-gränssnitt.
  • Ställa upp och utföra, samt utvärdera resultat av nätverkssimuleringar med avseende på kvalitativa och kvantitativa egenskaper av nätverksprestanda med hjälp av teoretiska metoder och simuleringsmetoder.
  • Beskriva realtidsprinciper för nätverk i inbyggda system, förklara och jämföra tidstriggade och händelsetriggade protokoll i allmänhet och industriella protokoll såsom CAN, FlexRay och TTP i synnerhet.
  • Förklara och tillämpa analystekniker för värstafall-beteende angående kommunikationstiden i distribuerade inbyggda arkitekturer.

Kursupplägg

Ingen information tillagd

Kurslitteratur och förberedelser

Särskild behörighet *

  • Programmeringsskicklighet på ett språk, till exempel C/C++, Python, Java, eller SystemC (IL2206 Inbyggda System eller IL2452 Språk för system design).
  • Verilog/VHDL (till exempel IL2217 Digital konstruktion med HDL).

Rekommenderade förkunskaper

Ingen information tillagd

Utrustning

Ingen information tillagd

Kurslitteratur

Ingen information tillagd

Examination och slutförande

Betygsskala *

A, B, C, D, E, FX, F

Examination *

  • ANN1 - Hemuppgifter, 3,0 hp, betygsskala: P, F
  • TEN1 - Tentamen, 4,5 hp, betygsskala: A, B, C, D, E, FX, F

Examinator beslutar, baserat på rekommendation från KTH:s samordnare för funktionsnedsättning, om eventuell anpassad examination för studenter med dokumenterad, varaktig funktionsnedsättning.

Examinator får medge annan examinationsform vid omexamination av enstaka studenter.

Möjlighet till komplettering

Ingen information tillagd

Möjlighet till plussning

Ingen information tillagd

Examinator

Zhonghai Lu

Ytterligare information

Kurswebb

Ytterligare information om kursen kan hittas på kurswebben via länken nedan. Information på kurswebben kommer framöver flyttas till denna sida.

Kurswebb IL2236

Ges av

EECS/Elektronik och inbyggda system

Huvudområde *

Elektroteknik

Utbildningsnivå *

Avancerad nivå

Påbyggnad

Ingen information tillagd

Etiskt förhållningssätt *

  • Vid grupparbete har alla i gruppen ansvar för gruppens arbete.
  • Vid examination ska varje student ärligt redovisa hjälp som erhållits och källor som använts.
  • Vid muntlig examination ska varje student kunna redogöra för hela uppgiften och hela lösningen.

Övrig information

I denna kurs tillämpas EECS hederskodex, se: http://www.kth.se/eecs/utbildning/hederskodex.

Kursen ges en gång per år. Läroböcker/kurslitteratur kan uppdateras efter behov.