Till innehåll på sidan
Till KTH:s startsida

Advancing Dependability of SRAM-FPGA

Towards Improved Mitigation and Fault Injection Strategies for Single Event Upset

Tid: Fr 2025-11-14 kl 14.00

Plats: Kollegiesalen, Brinellvägen 8, Stockholm

Videolänk: https://kth-se.zoom.us/j/69161493932

Språk: Engelska

Ämnesområde: Informations- och kommunikationsteknik

Respondent: Trishna Rajkumar , Elektronik och inbyggda system

Opponent: Professor Peeter Ellervee, Tallinn University of Technology, Tallinn, Estonia

Handledare: Associate professor Johnny Öberg, Elektronik och inbyggda system; Professor Elena Dubrova, Elektronik och inbyggda system

Exportera till kalender

QC 20251020

Abstract

SRAM-baserade fältprogrammerbara grindmatriser (SRAM-FPGA) är en klass av programmerbara integrerade kretsar som använder SRAM-celler (static random-access memory) för att konfigurera sina logik- och routing-resurser. Dessa enheter spelar en central roll inom digital databehandling på grund av sin inneboende parallellitet, höga logikkapacitet och omkonfigurerbarhet. Dessa egenskaper har lett till deras utbredda användning inom rymduppdrag, flyg- och rymdteknik, medicintekniska produkter, datacenter, kärnreaktorer och högenergipartikelacceleratorer. I miljöer med farlig strålning, som rymduppdrag och partikelacceleratorer, värderas SRAM FPGA:er inte bara för sin höga prestanda och kostnadseffektivitet, utan också för sin förmåga att stödja designuppdateringar med minimal manuell intervention och inga fysiska hård-varumodifieringar. Dessa enheter är dock sårbara för SEU (single event upset), ett strålningsinducerat fel som kan invertera SRAM-cellernas innehåll. Eftersom konfigurationsminnet, som lagrar FPGA-funktionaliteten och routing-informationen, består av SRAM-celler, kan sådana förändringar få katastrofala konsekvenser i säkerhetskritiska applikationer. Den fortsatta CMOS-skal-ningen förvärrar ytterligare detta problem. Miniatyriseringen av dessa enheter ökar deras känslighet för multipla fel som försvagar de befintliga riskreduceringssystemen. Den exponentiella tillväxten av konfigurerbara element ökar kostnaden och komplexiteten för valideringstekniker som felinjektion. Att ta itu med dessa tillförlitlighetsutmaningar i SRAM-FPGA:er utgör det centrala målet med denna avhandling.  För att uppnå detta introducerar vi tekniker för att (1) upptäcka fel i scrubbern, ett vanligt förekommande riskreduceringsschema för konfigurations-minne, (2) optimera felinjektion för att minska experimenttiden och (3) identifiera sårbara områden i FPGA-strukturen för att effektivisera tillförlitlighetsarbetet.

För att upptäcka skrubberfel introducerar detta arbete två icke-invasiva, loggbaserade ramverk: en Markov-kedjemodell för övervakning av skrubberns hälsa och AnoDe, ett självövervakande system för feldetektering. De tillgodoser olika nivåer av domänkunskap, där den förra utnyttjar IP-specifikationer och den senare inte kräver några, vilket gör dem anpassningsbara till olika driftsscenarier. För att optimera felinjicering föreslås ett Bayesianskt samplingsramverk för att minska antalet injektioner genom att integrera förkunska-per med observerade data. Denna metod bibehåller den statistiska säkerheten och svarta-låda karaktären hos klassisk statistisk felinjicering samtidigt som den åtgärdar den uppblåsta urvalsstorleken som orsakas av parameterosäkerhet. Slutligen presenterar avhandlingen inlärningsbaserade strategier med hjälp av Monte Carlo Tree Search och Long Short-Term Memory-modeller för att identifiera kritiska bitar i konfigurationsminnet utan omvända konstruktion av FPGA-layouten. Dessa metoder integreras sömlöst i befintliga felinjektionsuppsätt-ningar och är särskilt värdefulla i miljöer med begränsad tillgång till strålnings-anläggningar. Sammantaget främjar de metoder som utvecklats i detta arbete den senaste tekniken inom SEU-motståndskraft och möjliggör ett bredare införande av kommersiella SRAM-FPGA:er inom säkerhetskritiska områden.

urn.kb.se/resolve?urn=urn:nbn:se:kth:diva-371773